# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-086774

(43)Date of publication of application: 31.03.1989

(51)Int.CI.

H04N 5/66

G02F 1/133

G09G 3/36

(21)Application number: 62-245489

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.09.1987


(72)Inventor: SAKAMOTO TSUTOMU

**MURAKAMI MASAHARU** 

## (54) MATRIX DRIVING DISPLAY DEVICE

# (57) Abstract:

PURPOSE: To accurately display an image and to prevent deterioration in a liquid crystal from being generated by storing the delayed time of the (m)th horizontal scanning period of a certain field from a vertical synchronous pulse, and supplying a video signal to the row of an odd line sequentially from a first line in that field and to the row of an even line in the next field. CONSTITUTION: A control circuit 35 detects and holds time information from a vertical synchronous pulse VD to an (m)th horizontal scanning period in the certain field, And in the next field, a horizontal synchronous pulse HD behind an (m+1)th horizontal scanning period from the pulse VD is supplied to a driving circuit 34 as a clock Y-SCK2 according to the time information. Therefore, in the field where a clock Y-SCK1 is outputted, the video signal is supplied to an image element on an odd row. Meanwhile, in the field where the clock Y-SCK2 is outputted, the video signal is supplied to the image element on an even row. In such a way, it is possible to display the image stably, and to prevent the deterioration in the liquid crystal from being generated.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# ⑩特許出願公開

# ◎ 公 開 特 許 公 報 (A) 昭64-86774

⑤Int.Cl.・ 識別記号 庁内整理番号 ④公開 昭和64年(1989)3月31日 H 04 N 5/66 B-7605-5C G 02 F 1/133 3 3 2 G 09 G 3/36 B-7605-5C 8708-2H 8621-5C 審査請求 未請求 発明の数 1 (全10頁)

**69発明の名称** マトリクス駆動表示装置

②特 頭 昭62-245489

**20出 顧 昭62(1987)9月29日** 

⑦発 明 者 坂 本 務 埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

母 明 者 村 上 正 治 埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

⑪出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

现代 理 人 弁理士 鈴江 武彦 外2名

#### 明 相 書

1. 発明の名称

マトリクス駆動表示装置

2. 特許請求の範囲

別方向の複数の価極線と行方向の複数の電極線 の各交点に面素を配置してなるマトリクス状表示 なと、

このマトリクス状表示部の列方向の画案を駆動 する列駆動手段と、

水平周期の第1のクロックに従って上記マトリークス状表示部の行方向の画素のうち、奇数行の画 素を順次駆動する第1の行駆動手段と、

水平周期の第2のクロックに従って上記マトリクス状表示部の行方向の画案のうち、偶数行の画案を順次駆励する第2の行駆動手段と、

第1のフィールドに於いて、垂直同期パルスからm (m は正の驚数) 番目の水平走査期間以降の水平局期パルスを上記第1のクロックとして上記第1の行駆動手段に供給する第1のクロック供給手段と、

上記第1のフィールドに於ける上記垂直周期パルスから上記m番目の水平走査期間までの時間情報を検出する時間情報検出手段と、

この時間情報検出手段によって検出された時間 情報を保持する時間情報保持手段と、

第2のフィールドに於いて、上記時間情報保持 手段に保持された時間情報に従って、(m + 1) 番目の水平走査期間以降の水平同間パルスを上記 第2のクロックとして上記第2の行駆動手段に供 給する第2のクロック供給手段とを具備するよう に構成されていることを特徴とするマトリクス表 示駆動装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、液晶、プラズマ、EL、蛍光素子等によって構成された西素をマトリクス状に配列してなる西葉を面像表示駆動するためのマトリクス駆動表示装置に関する。

#### (従来の技術)

近年、テレビジョン受像機、コンピュータ装置、情報端末装置等の画像表示装置に於いては、表示部として、プラウン管の代わりに、被晶、プラズマ、EL、蛍光素子等によって構成される画素を複数マトリクス状に配置してなる平面状パネルが使用されることが多くなってきた。

第6図に、例えば、テレビジョン受象機に於いて、表示部として液晶を使った平面状パネル(以下、液晶パネルと記す)を使った場合のこの液晶パネルを画像表示駆動する従来のマトリクス駆動表示装置の構成を示す。

第6図に於いて、11は被晶パネルである。この被晶パネル11は似(行方向)機(列方向)に複数の電板を有し、各電板の交点に画素が配置されている。12は列方向(X)の駆動回路であり、液晶パネル11の列方向の電板線にそれぞれ接続されている。13は行方向(Y)の駆動回路であり、液晶パネル11の行

平周期で順次1ライン下の行に供給されることになり、1枚の絵が形成されることになる。1番下の電極線の駆動が落むと、駆動回路13は垂音駆動パルスVDによってリセットされた後、再び、同じ処理を行なう。

ここで、第7回を用いて、ノンインターレース 方式の表示に於ける制御回路15の動作を説明す 方向の画素数分の出力増子を有する。各出力端子はそれぞれ液晶パネル11の行方向の電極線に接続されている。15は、端子14に印加される映像信号に含まれる水平同期信号に同期した水平駆動パルスHDや垂直同期信号に同期した重直動パルスVDに従って、上記被晶パネル11を表示駆動するための各種タイミング信号を発生する制御回路である。

る。なお、第7回は制御回路15の具体的構成を 示す回路図である。

第7図に於いて、21はカウンタであり、水平 駆動パルスHDが入力されるたびに1ずつカウン トアップする。また、そのカウント値は、垂直 動パルスVDが入力されるたびにリセットされる。 したがって、そのカウント出力は、常に、1フィールドに於いて、現在走査している水平走査ラインが何H目の水平走査ラインであるかを示す。ここで、Hは水平走査期間を示す。

2 2 はコンパレータである。このコンパレータ 2 2 は、上記カウンタ 2 1 のカウント出力と行方 向の表示開始位置を示すデータ V S D と比較し、 両者が一致した時、一致検出パルスを出力する。 これにより、コンパレータ 2 2 からは、カウンタ 2 1 がオーパースキャン分の水平走壺ラインをカ ウントした後、一致検出パルスが得られることに

23は発掘回路である。この発掘回路23は、 垂直周期パルスHDと周期をとりながら、上記上 記X - S C K と同じ周波数のクロックを発生する。 2 4 はカウンタであり、発振回路 2 3 のの出力 クロックをカウント入力としてカウントアップす る。また、このカウンタ 2 4 は水平駆動パルス HDによって、クリアざれる。したがって、この

カウンタのカント位置を監視することにより、1

水平走査期間の走査位置を管理することができる。

25はコンパレータである。 このコンパレータ 25は、上記カウンタ24のカウント出力と行方 肉の表示開始位置を示すデータHSDと比較し、 両者が一致した時、一致検出パルスを出力する。 これにより、コンパレータ25からは、カウンタ

2 4 が オーバースキャン分の 面素 数 を カウント した 後、 一 致 検出 パルス が 得られる ことになる。

26.27はフリップフロップ回路(FF)である。このフリップフロップ回路26.27のQ出力はそれぞれ、対応するコンパレータ22.24から一致検出パルスが得られると、"H"レベルとなる。そして、この状態は、それぞれ垂直同期パルスVD及び水平同期パルスHDによって

クリアされる。つまり、フリップフロップ回路 26のQ出力は、垂直プランキング期間接の垂直 表示開始タイミングで"H"レベルとなり、この 状態を次の垂直プランキング期間まで保持する。 同様に、フリップフロップ回路27のQ出力は、 水平プランキング期間後の水平表示開始タイミングで"H"レベルとなり、この状態を次の水平プランキング期間まで保持する。

2 8 . 2 9 は アンド 回路で ある。 アンド 回路 2 8 は、 フ リップ フロップ 回路 2 6 の Q 出力 が " H " レベルの時、水平 駆動 パルス H D を クロック Y - S C K は、垂直表示 期間のみ 出力 される。 アンド回路 2 6 の Q 出力が " H " の時、 発振 回路 2 3 の出力 クロック カロック X - S C K として 通す。 した がって、クロック ス 4 K として 過す。 した がって、クロックス 4 K として あらことができる。

ノンインターレース方式の表示を実現するため

の制御回路15の構成は上述したようなものであ

ところで、最近、液晶パネル11の製造技術のの上により、対角6~10ペインチ程度ののなけれる。 画面の複合、通常のテレビジョン受像機では、行方向の画条数を440~480とすることで、の NTSC方式に於けるインターレースの表示が可能である。これにより、表示がの手を使ったテレビジン受像機並みの垂直解像度を実現することができる。

しかし、被品パネル11を駆動して西極なを表示する場合、プラウン管内で留子ピームを行から1年までは、最上部の行から1年までは、ないの行かが、2番目の行から1年が、カールドでの判別が必要となる。もし、ないのでは、カールドでm(mは正の整数)ラインによりn(nは正の整数)ラインによりn(nは正の整数)ラインによりn(nは正の整数し、

次のフィールドでmH目の映像信号をn-1ライン目の行を駆動した場合、前のフィールドと後のフィールドの絵が1ライン分食い違い、上下方向におかしな絵となる可能性がある。この様子を第8図(a)。(b)に示す。第8図(b)は正常な面像を示し、同図(a)は偶数行と奇数行に映像信号を逆に与えた場合を示す。

したがって、正確な絵を得るには、テレビジョン受像機に於けるフィールド間の日の駆動位置相関、または、フィールドの偶数、奇数の判別を正確に行なう必要があるが、この判別は、以下の理由により容易でないことが一般に知られているため、この判別により、上記問題を解決することは難しい。。

(1) 家庭用のコンピュータ、文字多度放送、ビデオテックスシステムのアダプタ等のように、フレームメモリを用いた比較的低解像度の寂寞に 於いては、ラインフリッカを低減する目的で、わさとインターレースを悪くしている。つまり、2 つのフィールド間に於いては、日が1/2ずれて おらず、映像信号をほぼ同じタイミングで発生す るものがある。

(2) 通常、上記水平同期パルスHD、垂直同期パルスVDは、映像信号から水平同期信息を分性することにより作られるが、弱電界等の悪条件では、垂直同期パルスVDを再生する同期別からでは大きな時定数の容量を用いているため、垂直同期パルスHDと水平同期パルスロとの位相関係を明確に定めることは不可能に近い。

(3) ビデオテープレコーダやビデオディスク等の特殊再生(早送り再生、 巻戻し再生、 静止画再生等)時は、 再生信号に含まれる同期信号は、 NTS C方式の標準的な同期信号とは、 周期、 位相が相違している。

また、液晶パネル11に駆動回路12。13や 制御回路14を組み込んで液晶パネルモジュール を構成し、これを表示部としてプラウン管を有す るテレビジョン受像機に接続することにより、プ

たり、液晶の劣化を招く恐れがある等の問題があった。

そこで、この発明は、液晶パネル等を使った表示部でインターレース走査を行なう場合であっても、常に正常な画像を表示することができるようにするとともに、液晶の劣化等を防ぐことができるマトリクス駆動表示装置を提供することを目的とする。

### [発明の構成]

(問題点を解決するための手段)

ラン管及び液晶パネルのいずれも使用可能な汎用性のあるシステムを考えた場合、プラウン管を使ったテレビジョン受像機ではもともと水平同期パルスの関係がまちまちであるため、どのセットのテレビジョン受像機にも、液晶パネルモジュールを接続することができるとは限らない。

また、液晶に映像信号を供給する場合、一定の周期で映像信号の極性を変えないと、液晶が光に同してしまうが、フィールドの判別を誤り、常に同じラインの行のみに映像信号を与えると、映像信号を変えているにもかかわらず、この行には常に同じ極性の映像信号が与えられることになり、液晶が劣化してしまう。

## (発明が解決しようとする問題点)

以上述べたように表示部として被晶パネル等を使ってインターレース走査を行なう場合、フィールドの判別を行なう必要があるが、この判別が難しいため、従来のマトリクス駆動表装置に於いては、正常な面像を再生することができなくなっ

# (作用)

### (実施例)

以下、図面を参照してこの発明の実施例を詳細に期間する。

第1図はこの発明の一実施例の構成を示す回路 図である。

第1回に於いて、31は液晶パネルである。 32はこの液晶パネル31の列方向の画素を駆動 する駆動回路で、各出力端子が被晶パネル31の 列方向の電極線に接続されている。この駆動回路 3 2 は後述する制如回路 3 5 から与えれるクロッ クX-SCKに従って映像信号をサンプリングし、 液晶パネル31の列方向の画素分のサンプリング データを切た時点で水平周期パルスHDによりリ セットされる。33、34は液晶パネル31の左 右面側に設けられた行方向の駆動回路である。駆 動回路33の各出力端子は、奇数ラインの行の電 極線に接続されている。一方、駆動回路34の各 出力端子は、偶数ラインの行の電板線に接続され ている。また、駆動回路33は制御回路35から 出力されるクロックY-SCK1に従って原次奇 数ラインの行を駆動する。。一方、駆動回路34 は、制御回路ら出力されるSCK2に従って煩次 偶数ラインの行を駆動する。上記制御回路35は、 あるフィールドに於いて、垂直周期パルスVDか らm番目の水平走査期間以降の水平同期パルス HDを上記クロックY-SCK1として駆動回路 33に供給する。また、この制御回路35は上記 フィールドに於ける上記垂直同期パルスVDか上

記 m 番目の水平走査期間までの時間情報を検出してこれを保持する。そして、次のフィールドでは、この時間情報に従って、垂直開閉以ルスVDか別パースHDを上記駆動回路34に上記クロックの別YーSCK2として供給する。したがっていば、クロストの画案に映像信号が与えられる。一方では、かり、を行の画案に映像信号が与えられる。これにより、被品パネル31はインターレース走査されることになる。

第2図に上記制御回路35の具体的構成を示すす。 第2図に於いて、41はカウンタであり、水平 周波数1Hの8倍の周波数を有するクロックCK をカウント用クロックとし、垂直同期パルスVD によってフィールドごとにリセットされる。42 はコンパレータであり、上記カウンタ41のカウント出力を一方入カAとし、後述するセレクタ 43の選択出力を他方入力Bとして両者が一致し

たとき、"し"レペルとなる一致検出パルスを出力する。上記セレクタ43は、2つのカスルのときはあった。選択制御入力SELが"し"レペルのときは他方の入力Bを選択する。そして、この選択して、この入力Bを選択する。そしたの入力Bを選択する。そしたの入力Bと出力を上記コンパレータ42に他方の入力の設として供給する。ここで、セレクタ43の他方の設しては固定値であり、10進で例えば"8"に設しては、上記カウンタ41のカウント出力が供給されている。

45 はフリップフロップ回路であり、クロップフロップフロップフロップフロップフロップフロック A 2 の一致 校 出 フリップフロップ D 8 4 5 は、カウンタ 4 1 のカウンン フロップ D 8 4 1 のカウンタ 4 1 が 1 と セレクタ 4 3 の 選択 出力 が 一致 して から かけ カウンタ 4 1 が 1 だけ カウント アップ レベル の ひ 秋 切 り ラッパル スが " L " レベル から " H " レベル の D 入力 を ッチし、これを出力する。そして、この状態は、チ

直同期パルスVDによってリセットされる。 4 6 もフリップフロップ回路である。このフリップフ ロップ回路46は、垂直同期パルスVDをインバ - タ48で反転したパルスをクロック入力とし、 その貢出力をD入力とする。これにより、このフ リップフロップ回路46は、垂直周期パルスVD が入力されるたびに出力が反転する。また、この フリップフロップ回路46の日出力は、さらに、 上記セレクタ43の選択制御出力として使われる。 したがって、このセレクタ46の選択出力は、垂 直周期パルスVDが入力されるたびに切り変えら れる。47もフリップフロップ回路である。この フリップフロップ回路47は"H"レベルの信号 をD入力とし、垂直同期パルスVDの反転出力を クリア入力としているため、クロック入力がある たびにQ出力が"H"レベルとなり、この状態は、 垂直同期パルスVDが出力されるたびにリセット される。このフリップフロップ回路47のQ出力・ は、上記ラッチ回路44のにラッチパルスとして 与えられる。したがって、このラッチ回路44の

ラッチデータは、垂直同期パルスVDが出力されるたびに更新される。

49はアンド回路である。このアンド回路49 は、フリップフロップ回路45のQ出力が"H" レベルのとき、水平周期パルスHDを出力する。 したがって、アンド回路49は、コンパレータ4 2から一致検出パルスが得られた後、カウンタ4 1のカウント出力が"1"だけアップして次に垂 直同期パルスVDが出力されるまで水平同期パル スHDを出力する。50、51もアンド回路であ る。これらアンド回路50、51はともに上記ア ンド回路49の出力を一方入力とし、他方入力と しては、アンド回路50は、上記フリップフロッ プ回路46の日出力を、アンド回路51は同じく Q出力を与えられる。これにより、アンド回路 49の出力は、フリップフロップ回路46の出力 の梗性いかんにかかわらず、アンド回路50ある いは51のいずれか一方から出力される。すなわ ち、フリップフロップ回路 4 6 の Q 出力が"H" レベルであれば、アンド回路49の出力はアンド

回路 5 0 から出力され、Q出力が"H" レベルであれば、アンド回路 5 1 から出力される。アンド回路 5 0 の出力がクロックY-SCK-1 であり、アンド回路 5 1 の出力をクロックY-SCK 2 である。

5 2 はインバータである。このインバータ5 2 は上記アンド回路 4 9 の出力を反転してフリップフロップ回路 4 7 にクロック入力として供給する。これにより、フリップフロップ回路 4 9 は、垂直同期パルスVDの反転出力によってリセットされた後の最初の水平同期パルスHDのタイミングでセット状態とされ、この状態を次に垂直同期パルスVDが出力されるまで保持する。

上記構成に於いて第3回及び第4回のタイミングチャートを参照しながら動作を説明する。

第3 図は、フリップフロップ回路 4 6 の Q 出力が"H"レベルにある状態に於いて、 垂直同期パルス V D が入力され、 その立ち下がりのタイミングでフリップフロップ回路 4 6 の出力の 慢性が反転した状態を示すものである。この垂直向期パル

スVDの入力によりカウンタ41のカウント出力 は"0"に設定される。そして、この状態よりク ロックCKをカウントすることにより、1.2. 3 … とカウントアップしていく。また、フリップ フロップ回路 4 6 の Q 出力が " H " レペルである ため、セレクタ43はB入力である"B"が出力 される。これにより、カウンタイ1の出力が"8" になったとき、コンパレータ42の出力は"し" になる。そして、次の9番目のクロックCKによ り、カウンタ41のカウント出力が"9"になる と、コンパレータ42の出力は"H"に戻る。こ のコンパレータ42の出力の立上がりのタイミン グで、フリップフロップ回路45に"H"レベル のデータがラッチされるので、水平同期パルス HDがアンド回路49を通る。そして、アンド回 路49を最初に通過した水平同期パルスHDの立 ち下がりのタイミングで、フリップフロップ回路 4 7 のQ出力が"H"レベルになる。このQ出力 の立上がりのタイミングでカウンタ41のカウン ト出力がラッチ回路44にラッチされる。第3図

では、カウント館"14"がラッチされる。以降、次の垂直同期パルスVDが出力されるまでは、アンド回路49より水平同期パルスHDが出力される。この時、フリップフロップ回路46のほ出力が"H"レベルにあるから、アンド回路49から出力される水平同期パルスHDは、アンド回路50からクロックY-SCK1としてして出力される。この時、アンド回路51の出力は"L"レベルのままである。

第4図は第3回の状態から次の垂直周期パルス VDが入力された状態を示すものである。

まず、この垂直同期パルスVDにより、カウンタ41、フリップフロップ回路45、47がリセットされる。また、フリップフロップ回路46のQ出力は反転して"H"レベルとなる。これにより、セレクタ43はA入力であるラッチ回路44のラッチデータを選択する。したがって、コー出力はレータ42からは、カウンタ41のカウント出力が"14"になったとき、一致パルスが出力される。これにより、これ以降の水平同期パルスHD

がアンド回路 4 9 を通る。そして、この水平同期 パルスHDは今度は、アンド回路 5 1 からクロックY-SCK2として出力される。この時、アンド回路 5 0 の出力は"し"レベルである。また、ラッチ回路 4 4 には"18"ラッチされるが、次のフィールドでは、セレクタ 4 3 は固定アドレステータ"8"を選択するので、第3 図の動作がなされる。

偶数フィールドで、映像信号が供給される行が反対になることがある。この場合、1H分絵が上下にずれるが、これは、チャンネル切換え、ビデオテープレコーダでの再生から早送りへの切換え、入力信号の切換え時等、全く違う映像信号が入力される場合であるから問題はない。

以上この発明の一実施例を詳細に説明したが、この発明はこのような実施例に観定されるものではなく、他にも、発明の要旨を逸脱しない範囲で様々様々変形実施可能なことは勿論である。

## [発明の効果]

以上述べたようにこの発明のよれば、液晶パネル等のマトリクス状表示部をインターレース走査する場合に、画像を正常に表示することができ、表示部としてブラウン管を用いた装置並の解像度の実現に寄与することができる。

# 4. 図面の簡単な説明

第1図はこの発明の一実施例の構成を示す回路図、第2図は第1図に示す制御回路35の具体的構成の一例を示す回路図、第3図及び第4図は第

アンド回路 5 O からは、水平同期パルスHDは出力されない。

よって、 1 フィールドで考えた場合、 クロック Y - S C K 2 の方が Y - S C K 1 の方よりも違い タイミングで出力される始める。


第5回に、垂直同期パルスVDとクロックY-SCK1、Y-SCK2の関係を示す。

以上述べたこの実施例によれば次のような効果 がある。


2 図の動作を説明するためのタイミングチャート、 第 5 図は第 1 図の動作を説明するためのタイミングチャート、 グチャート、第 6 図は従来のマトリクス駆動表示 接置の全体的な構成を示す回路図、第 7 図は第 6 ・ 図に示す制御回路 1 5 の具体的構成のを示す回路 図、第 8 図は従来の問題を説明するための図である。

3 1 … 液晶パネル、 3 2 . 3 3 . 3 4 … 駆動回路、 3 5 … 制御回路、 4 1 … カウンタ、 4 2 … コンパレータ、 4 3 … セレクタ、 4 4 … ラッチ回路、 4 5 . 4 6 . 4 7 … フリップフロップ回路、 4 8 . 5 2 … インパータ、 4 9 . 5 0 . 5 1 … アンド回路、


出類人代理人 弁理士 鈴红武彦




第 1 図




第 2 図




第 5 図



第 6 図



第 7 図



第 8 図